# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

@日本国特許庁(JP)

① 特許出願公開

### 平3-173471 @公開特許公報(A)

@int.Cl.3

庁内整理番号 識別記号

@公開 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

6921-5E D

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (金4頁

マスタスライス方式LSIの配線構造 ◎発明の名称

頌 平1-312541 创特

夏 平1(1989)12月1日 @)H

茂 芳 多和日 ②発 登 绞 水 牧 吗 岩

東京都港区芝 5 丁目33番 1号 日本電気株式会社内 石川県石川郡営来町安陵寺1番地 北陸日本電気ソフト エア株式会社内

日本電気株式会社 の出 類 人 北陸日本電気ソフトウ 何出 頤

東京都港区芝5丁目7番1号 石川県石川郡鶴来町安奏寺「番地

エア株式会社 弁理士 河原 純一 四代 理

1, 発明の名称

マスタスライス方式しらしの配縁構造

2. 修作論求の顧照

**並直方向および水平方向の配線格子が定義され** た邪1の配線階および第2の配線層と、

これら第1の配線歴および第2の配線羅に定義 された聖武方向および水平方向の配終格子の各格 子点の対角を結ぶ解めの配譲指子が定義された第 3の記録図と

を有することを特徴とするマスタスライス方式 LSIの配焊排道。

3、発明の詳細な疑例

(産業上の利用分野)

本発明はマスクスライス方式し5 (の配線構造 に関し、特に配線工程以前のマスクを共通とし配 探に関するマスクのみを品はごとに設計製作して J. S1を作成するマスタステイス方式LSIの刷

健長、この種のマスタスライス方式LSIの& 線構造では、すべての配線層の配線塔子が脱離方 胸および水平方向に定載されていた(参考文献: 『福蓮波瀾のCAV』、博和処理学会、昭和 5 6 年3月20日発行)。

いに、毎2回に示すように、重型方向指子間隔 および水平方向様子簡牒をともに4としたとおに 保線ネットの電子し1および残子し2間の配線長 が高速動作を必要とするしSIの退差時間等の別 . 約を為足するために8d以内であるという新頭が ある場合を例にとって疑則すると、幾子し1およ び端子(2回を結ぶ道数の角度が0段をたは30 度に近いものから順に第1の記録型 ? および第2 の配棋落2を伺いて創験する配線処理を行った箱 果、寒3図に示すように、配線模器101と配線 召替102とによって妨子11および第子12間 の記録が迂回させられ、藍線長!2dの単線経路 201が得られたときに、健来のマスタスライス

### **特周平3-173471(2)**

設裁当(11 および112 を得ることにより、制限を調大す近線長8 4 の配線経路211を得ていた。

#### (急弱が解決しようとする舞്数)

上述した従来のマスタスティス方式しますの配線構造では、高速物作を必要とするしまりの報経時間等の割約を構足するために設定された配線基に制度がある配類ネットの配線において配線地理後にその制度が終わされなかった場合に、制度を満たすようにするために他の配別を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を受するという欠点がある。

また、配縁の核正を行っても配料長の別限を切 たすことができなかった場合には、ブロックの配 医総正等を行って記載終度をやり直す必要があり、 さらに処理時間が増大するという欠点がある。

本発明の目的は、上述の点に嵌み、第1の配額 ほおよび第2の配場面に定義された発査方向およ び水平方向の配貨係子の各格子点の対角を拡大的 めの配割格子がを参えれた第3回の配給版を利用

はに、未免所について図例を参照して評相に思明する。

第1回は、本領羽の一実施供に係るマスタスライス方式し51の配線構造を示す回である。本実 技術のマスクスライス方式し51の配線構造は、 企画方向および水平方向の配線相子が定義された 第1の配線層12よび第2の配線層2と、第1の 配線層1および第2の配線層2に定発された監視 方向および水平方向の配線層2に定発された監視 方向および水平方向の配線層2に定発された監視 方向および水平方向の配線循子の多布子点の対角 を結め料めの配線循子が定義された誤3の配線層 1とから機成されている。

次に、このように縁成された米安捷的のマスター、スライス方式し5 | の配領構造における配貨過程 について、第2個~数4回を参照しながら具体的 に説明する。

第2回に示すように、度電方関格子関係および 水平方利格子関係をともにすとしたときに記録ネットの従子(1および流子・2個の配級及が新建 動作を必要とするし、1の辺延時間等の割約を緩 量するために84以内であるという対内がある場 して、他の配数を移動したりブロックの配置位置 を変更したりすることなしに、比較的容易に配線 長の胴盤を行うことがでするマスタスライス方式 し51の配線接進を提供することにある。

#### (農風を超決するための手段)

本発明のマスクスライス方式しよ」の配接機造は、墨道方向および水平方向の配線格子が定義された第1の配線器および第2の配線器と、これら第1の配線器がよび第2の配線器に定義された重直方向および水平方向の配線格子の多様子点の対角を結ぶ終めの配線格子が定義された第3の配線層とを存する。

#### (作用)

本発明のマスタスライス方式しますの配は構造では、第1の配は履治など第2の配は関に重直方 同および水平方向の配は低子が定義され、第3の 配換層に第1の配は隔および第2の配線面に定立 された医直方向および水平方向の配は指子の多格 子点の対角を読み続めの配輪にそかで割られる。

#### (異路例)

会を似にとって説明すると、端字(」および端子 1 2 間を結ぶ透射の角度が 0 度または 9 0 度に近 いものから既に第1の配線は1 1 および第2の配数 第2を用いて記録する配線処理を行ったむ果、第 3 図に示すように、配線に2 1 0 1 と記録迷路 1 0 2 とによって端子(「および端子(2 間の配線 が揉回させられ、配数 3 1 2 0 の配約 2 3 2 0 1 が得られたときに、第4 図に示すように、結果経 2 1 0 1 および 1 0 2 を住正せずに、端子に1 お よび端子(2 回位既に第1の配線図 1 および美 3 の配級類 3 間のスルーケール 2 3 1 および美 3 の配級類 3 間のスルーケール 2 3 1 および美 3 を記録者 3 間のスルーケール 2 3 1 および 2 3 2 を定義し、端子に1 および第子(2 間を第 3 の配 領電 5 を用いて料めの配換を行うことにより、例 限を増たす配線を

= 4 \{ 2 d

の配線程数まで1を得ることができる。

#### (発明の幼果)

以上規則したように本発明は、高速動作を必要 とするしち1の辺域時間はの御約を満足するため

### 特開平3-173471 (3)

に程定された配換長の機関に対して第1の配線層 および第2の配線層を用いて配線処理を行った後 に制限を流たしていない配線を機関を満たすよう にするために第3層の超級層を利用することによ り、他の配路を移動したりブロックの配置位置を 変更したりすることなしに、比較的容易に配線長 の関盟を行うことができる効果がある。

### 4. 図面の簡単な説明

第1回は本発明の一変遊戯に係るマスタスライ ス方式し51の配線構造を示す回、

第2関は尾城ネットの海子ペアの一例を示す四、 第3回は第1の配線障および第2の配線障を用 いた配線光速度の配線例を示す図、

第6回は第3の記録温を用いて入事体正を行っ た後の記録例を示す図。

第5回は第1の配線要および第2の配線器を用いて人手器正を行った後の配線例を示す関である。 図において、

1・・・第1の転換器、


2・・・第2の転線層、

3 · · · 部3 の配級階、 i 0 l . l 0 2 . 2 2 l · 続辞経路、 2 3 l . 2 3 2 · スルーホール、

11、12・箱子である。

付許出職人 日 木 電 気 炔 式 痩 社 北陸日本電気ソフトウェア株式会社


第 1 図



第1の配料屋かよび第2の配根屋が、 定務された配験数子

🗙 : 23の配額所に収録された配額位子


第 2 阅



◇ : ポリの放射性の指令

### 特閒平3-173471 (4)

郑 3 智




◇ : 第1の危機器の高子

□ : 第1の配鉄局がよび第2の配敷層間のスポーポール

--- : 取りの配物値の配数パターン : 取りの配数値の配数パターン : 取りの配数階の配数パターン


第 4 図



、 第1の配額道シェび第3の配銀項目のスペーホール

→ :第3の配数第の配換パターン

第5段



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H01L 27/118 H05K 3/00

(21) Application number: 01-312541

(71)Applicant : NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


# (54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of  $\alpha$  length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19) Japanese Patent Office (JP)

# (12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

# (11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.5

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

## (54) Title of Invention

## Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

l Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

### Specification

## 1. Title of Invention

# Master Slice LSI Wiring Structure

### 2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

## 3. Detailed Description of Invention

## [Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

### [Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

# [Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

# [Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

### [Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

### [Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$
 $= 4\sqrt{2} d$ 

which meets the limitation.

## [Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

## 4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer
- 101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants

Figure 1

**NEC Corporation** 

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney

: Wiring lattice defined in first wiring layer

: Wiring lattice defined in third wiring layer


Terminal
12

Terminal
12

Terminal
12

Figure 2

Terminal



Wiring path 211 Wring path 111 Wiring path 112

Figure 5

## [Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.